Verilog. Генерация псевдослучайных чисел

2 years ago 00:19:11 1

VHDL#1. Создание проекта и работа с KEYs&LEDs. Первый проект.

4 years ago 00:11:58 1

Verilog#6. Создание D-защёлок и D-триггеров с учетом LEs на FPGA

4 years ago 00:16:27 1

Verilog#5. Создание D-триггера и физическая реализация

4 years ago 00:24:47 20

Verilog#4. Создание D-защёлки и физическая реализация

4 years ago 00:24:03 66

Verilog#3. Создание RS-триггера и физическая его реализация на Intel FPGA DE10-Lite Board

4 years ago 00:33:49 10

Verilog.Практика#2. Создание TestBenches

5 years ago 00:29:40 35

Автоматическая генерация кода: современный подход к разработке систем на ПЛИС

5 years ago 00:34:54 5

Verilog. Генерация псевдослучайных чисел

7 years ago 00:06:12 48

ПЛИС СОЗДАНИЕ ПРОЕКТА и ГЕНЕРАЦИЯ ЗВУКА