Verilog. RAM. RAM в FPGA. Память команд

Лектор - Прутьянов Виктор Сообщество проекта: Репозиторий с материалами курса: Приняли участие в создании: - Филипп Микоян - Владислав Молодцов - Эдгар Казиахмедов Снято на базе студии Физтех-Live при поддержке Фонда Целевого Капитала МФТИ.